摘  要：给出一种通过FPGA控制将DDR SDRAM应用于嵌入式系统的方法。分析DDR SDRAM的工作方式，对控制嚣的控制流程进行详细介绍，并给出控制流程图；分析专门4qN-Ahera公司Cyclone系列FPGA来实现存储嚣接口的数据通道的结构。最后，给出控制器在Cyclone EPlC6Q240C6中的实现结果。

关键词：DDR SDRAM FPGA嵌入式系统

　

引  言

 

    很多嵌入式系统，特别是应用于图像处理与高速数据采集等场合的嵌入式系统，都需要高速缓存大量的数据。DDR(Double Data Rate，双数据速率)SDRAM由于其速度快、容量大，而且价格便宜，因此能够很好地满足上述场合对大量数据缓存的需求。但DDR SDRAM的接口不能直接与现今的微处理器和DSP的存储器接口相连，需要在其间插入控制器实现微处理器或DSP对存储器的控制。

   
     随看密度与性能的不断提升，现场可编程门阵列(FPGA)已被广泛应用于各种嵌入式系统中。而且，现在很多的FPGAs都提供了针对DDR SDRAM的接口特性：其输入输出引脚都与SSTL一II电气特性相兼容，内部提供了DDR触发器、锁相环等硬件资源。使用这些特性，可以更加容易地设计性能可靠的高速DDR SDRAM存储器控制器。

　

1 DDR SDRAM在嵌入式系统中的应用

 

图1是DDR SDRAM在高速信号源系统中的应用实例。

    在该系统中，由FPGA完成各模块之间的接口控制。FPGA接收从前端传送过来的高速数字信号，并将其存储在DDR SDRAM中；13SP通过FPGA读取DDR中的数据．处理后再送回到DDR SDRAM，最后由FPGA负责将数据分两路输出。


    该系统对存储器的要求是能够高速地存储大量的数据，DDR SDRAM正好能满足这一要求。此时，FPGA是否能对DDR SDRAM进行有效控制就成为影响系统性能的关键。最后的试验结果表明，FPGA是能够胜任这一任务的�